2011-08-02

ザイリンクスとDMPがFPGAによる次世代3D/2Dグラフィックスシステムの設計を加速

ザイリンクス社(本社: 米国カリフォルニア州サンノゼ、NASDAQ: XLNX)の日本法人であるザイリンクス株式会社(東京都品川区、代表取締役社長 サム ローガン)は、ザイリンクスアライアンスプログラムのメンバーである株式会社ディジタルメディアプロフェッショナル(本社: 東京都武蔵野市、東証マザーズ: 証券コード 3652、代表取締役社長兼 CEO 山本 達夫、以下 DMP)が、ザイリンクスのVirtex-6ファミリFPGAを搭載した3D/2Dグラフィックスシステム開発に最適なFPGA開発評価ボードとDMP社の採用実績の多い3D/2DグラフィックスIPを統合した「PICA®200 for FPGA Virtex-6 Evaluation Kit」および「SMAPH®-F for FPGA Virtex-6 Evaluation Kit」の受注を開始したと発表した。

近年、ゲームなどのアミューズメント機器、カーエレクトロニクス機器や医療機器、航空宇宙機器、産業機器などのグラフィカルユーザーインターフェイス(GUI)では液晶表示をより速く美しく描写するとともに、機器の使いやすさへの追求もあいまって、ポリゴン描画をベースとした3D化やベクターグラフィックスによる多彩な2D表現への波が急速に押し寄せている。DMPの新しいキットはそのような大きな流れに対応したもので、ザイリンクスの高性能FPGAであるVirtex-6 FPGAファミリの最大規模、高速内部ロジック、広帯域インターフェイスなどの機能を持ち合わせたVirtex-6 LX760 FPGAと、多数の高速シリアルIOを備えかつ高容量のVirtex-6 LX550T FPGAと、DMPの3DグラフィックスIPコア PICA®200 for FPGA および2DベクターグラフィックスIPコアSMAPH®-F for FPGAを中核としてボード上に統合している。

Virtex-6 FPGA搭載の開発評価ボードは、PCI Expressコネクタや2つのDDR3 SO-DIMM、HDMIR出力、LCDコネクタなどさまざまなインターフェイスを搭載していることにより、外部CPU制御や画像出力が可能で、FPGAを使用した3D/2Dグラフィックス製品の開発に適した構成になっている。またハード、ソフト両面で顧客のニーズに対応し、柔軟にカスタマイズが可能な動作検証済みのDMPのグラフィックスIPコアを使用することで、従来は汎用GPUやASICでのみ描画できた最大XGAの高解像度3DまたはベクターグラフィックスをFPGA上で実現可能にした。さらに、ソフトウエア開発環境として、主要CGツールからのシームレスなワークフローを実現するオーサリング支援ツール群を利用することが可能で、より短期間での製品の市場投入を支援する。PICA®200 for FPGA Virtex-6 Evaluation KitおよびSMAPH®-F for FPGA Virtex-6 Evaluation Kitに含まれるVirtex-6 FPGA搭載の開発評価ボードは次のような機能を提供する。

• 搭載FPGA: ザイリンクス社 XC6VLX760-2FFG1760C、XC6VLX550T-2FFG1759C
• コンフィギュレーション: micro SD カード(XC3S700AN デバイス使用)
• PCI ExpressR ｘ4 Gen1 対応
• FMC コネクタ(High Pin Count) X 2
• DDR3 SO-DIMM(1GB) X 2
• HDMIR インターフェイス(TX のみ)
• LCD コネクタ(TX のみ)
• Push スイッチ、DIP スイッチ、LED、ピンヘッダ

ザイリンクス株式会社 代表取締役社長 サム ローガンのコメント
「FPGAの持つ高い柔軟性、信号処理性能とDMP社の実績ある高性能3D/2DのグラフィックスIPとの統合により、より速く、美しく、使いやすいGUIを備えた付加価値の高い製品をより短期間で市場投入を実現できるようになります。本キットを使用することにより、市場環境の変化や新しい技術規格の登場による製品仕様の変更にも迅速に対応することが可能になります。3Dグラフィックス市場は大きな成長が期待でき、ザイリンクスの28nmプロセス採用の最新製品である7シリーズFPGAへの拡張性も含め、今回の協力体制がさらに拡大することを期待しています」

株式会社ディジタルメディアプロフェッショナル代表取締役社長兼CEO 山本 達夫 のコメント
「今後数年の間に20億台以上のデジタル機器に、3Dグラフィックスを利用したインタラクティブなユーザーインターフェイスが搭載されると予測されています。ザイリンクスのVirtex-6デバイスで実現された高機能化、低消費電力化、およびチップサイズの削減は、既にVirtex-5デバイスで実績のある当社の3D/2DグラフィックスIPの利用をさらに低コストで可能としました。この新しいキットを利用する事で、プロトタイピングはもとより、開発費が高騰化するASIC/ASSPに代わるソリューションとして量産品向けにも充分対応が可能になります。今後はこのプラットフォームを通じ、最新規格OpenGL® ES 2.0準拠IPコアSMAPH®-Sや3D/2Dグラフィックス統合IPコアSMAPH®-H、OpenCL™対応IPコアなど、DMPの最先端グラフィックスIPが利用可能になります」

Virtex-6 FPGAファミリについて

PICA® 200 for FPGA について

SMAPH®-F for FPGAについて

価格設定と供給体制